# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2001-216735

(43) Date of publication of application: 10.08.2001

(51)Int.CI.

(22) Date of filing:

G11B 5/09

H03H 15/00

H04B 3/06

(21)Application number: 2000-371488

31.03.1995

(71)Applicant: HITACHI LTD

(72)Inventor:

SATO NAOKI

**MITA SEIICHI** 

MIYAZAWA SHOICHI **TAKASHI TERUMI** HORI YOSUKE

WATABE YOSHIHISA HIRANO AKIHIKO MINOJIMA SATOSHI MIYASAKA HIDEKI **NITTA TOSHIHIRO** 

HIRAI TOMOAKI

SHIMOKAWA TATSUSHI

SHIDA KOJI

**OUCHI YASUHIDE** 

(30) Priority

Priority number : 06175094

Priority date : 27.07.1994


Priority country: JP

# (54) SIGNAL PROCESSING CIRCUIT AND INFORMATION RECORDING AND REPRODUCING DEVICE


(57) Abstract:

PROBLEM TO BE SOLVED: To reduce the time required for optimizing an equalization circuit, optimizing various kinds of conditions in recording and reproducing in a magnetic recording and reproducing device, and to constitute a signal processing circuit for realizing it.

SOLUTION: The circuit is provided with an automatic gain adjusting circuit which is connected to the output of the equalizing circuit 20 to detect the amplitude of the output signal of the equalizing circuit one by one and consists of a variable gain amplifier circuit(VGA) 17, a gain control circuit (GCC) 29 and a



DAC for AGC of a current output type (VDAC) 30, an identification circuit 44 receiving the output signal of the circuit 20 as an input signal to identify the output signal, an error calculating circuit 41 for calculating an error concerning the amplitude of a signal at the circuit 44 from the input signal and the output signal



of the circuit 44, a discrimination circuit 56 setting a threshold value and outputting a count signal with an error signal equal to or larger than this threshold value, and a counter 49 for counting this count signal.

#### **LEGAL STATUS**

[Date of request for examination] 13.03.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3716175 [Date of registration] 02.09.2005

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(II)特許出類公開番号 特開2001-216735 (P2001-216735A)

(43)公開日 平成13年8月10日(2001.8.10)

(51) Int.Cl.7	識別記号	FI	テーマコード(参 <b>寿</b> )
G11B 20/10	3 2 1	G11B 20/10	3 2 1 A
5/09	3 1 1	5/09	3 1 1 Z
	3 2 1		3 2 1 A
H 0 3 H 15/00		H03H 15/00	
H 0 4 B 3/06		H 0 4 B 3/06	В
		客查請求 未請求	請求項の数12 OL (全 30 頁)
(21)出顯番号	特膜2000-371488(P2000-371488)	(71)出顧人 0000051	08
(62)分割の表示	特願平7-75009の分割	株式会社日立製作所	
(22)出顧日	平成7年3月31日(1995.3.31)	東京都千代田区神田駿河台四丁目 6 番地	
		(72)発明者 佐藤 🛚	音
(31)優先權主張番号	特顏平6-175094	神奈川県小田原市国府津2880番地 株式会	
(32)優先日	平成6年7月27日(1994.7.27)	社日立製作所ストレージシステム事業部内	
(33)優先權主張国	日本(JP)	(72)発明者 三田 🕏	<del>≹</del> —
		神奈川以	以中国市国府津2880番地 株式会
		社日立藝	<b>製作所ストレージシステム事業部内</b>
		(74)代理人 1000750	96
		弁理士	作田 康夫
	•		•


#### 最終頁に続く

### (54) 【発明の名称】 信号処理回路及び情報記録再生装置

【課題】磁気記録再生装置において、等化回路の最適

#### (57)【要約】

化、記録及び再生時の各種条件の最適化などを短時間に行う。及びそれを実現する信号処理回路を構成する。 【解決手段】等化回路20の出力に接続され等化回路の出力信号の振幅を逐次的に検出する可変利得増幅回路(VGA)17と利得制御回路(GCC)29と電流出力型AGC用DAC(VDAC)30とからなる自動利得調整回路と、等化回路20の出力信号を入力信号として受け出力信号を識別する識別回路44と、入力信号と識別回路44とに対する誤差を算出する誤差算出回路41と、関値を設定してこの関値以上の誤差信号でカウント信号を出力する判別回路56と、このカウント信号をカウントするカウンター49とを備える。



#### 【特許請求の範囲】

【請求項1】等化手段と、この等化手段の出力に接続さ れ前記等化手段の出力信号の振幅を逐次的に検出する自 動利得調整手段と、前記等化手段の前記出力信号を入力 信号として受け前記出力信号を識別する識別手段と、前 記入力信号と前記識別手段の出力信号とから前記識別手 段における信号の振幅に関する誤差を算出する誤差算出 手段と、閾値を設定してこの閾値以上の誤差信号でカウ ント信号を出力する判別手段と、このカウント信号をカ ウントするカウント手段とを備えた信号処理回路。

1

【請求項2】前記識別手段の識別レベル数はレジスタで 設定する請求項1記載の信号処理回路。

【請求項3】前記自動利得調整手段の目標振幅値をレジ スタ設定によって可変とする目標振幅値設定手段を更に 備えた請求項1記載の信号処理回路。

【請求項4】複数の記録再生領域を有する記録媒体と、 との記録媒体の各記録再生領域に好適な目標振幅値を記 憶する記憶手段と、

前記記録媒体に情報記録する記録ヘッドと、

との記録へッドに接続され、等化手段と、この等化手段 20 有する信号処理手段とを備え、 の出力に接続され前記等化手段の出力信号の振幅を逐次 的に検出する自動利得調整手段と、前記等化手段の出力 信号を入力信号として受け前記出力信号を識別する識別 手段と、この識別手段の識別レベルを設定するレジスタ とを有し、前記記憶再生領域が選択された際に該当する 記憶再生領域の目標振幅値を設定される信号処理手段 と、を備えた情報記録再生装置。

【請求項5】情報を保持する記録媒体と、

前記記録媒体に情報を記録する記録ヘッドと、

前記記録ヘッドに接続され、との記録ヘッドの記録電流 30 を設定するレジスタと、等化手段と、この等化手段の出 力信号を入力信号として受け前記出力信号を識別する識 別手段と、閾値を設定してとの閾値以上の誤差信号でカ ウント信号を出力する判別手段と、このカウント信号を カウントするカウント手段とを有する信号処理手段とを 備え、

記録データを単一記録周波数状とし、前記識別手段の識 別レベル数を1とし、前記記録へッドの記録電流設定値 を変えて前記記録媒体に記録し、これを再生する毎に前 記判別手段の1つ以上の閾値での前記カウント手段のカ 40 ト値から最も誤差の分布が小さくなる時の係数値を算出 ウント値をそれぞれ記憶し、このカウント値から最も誤 差分布が小さくなる時の記録電流値を算出し、前記記録 ヘッドの記録電流値を最適電流値とする情報記録再生装 置。

【請求項6】データを保持する記録媒体と、

前記記録媒体にデータを記録する記録へッドと、

磁気抵抗効果型素子を用い前記記録媒体に記録されたデ ータを再生する再生へっドと、

前記再生ヘッドのセンス電流設定レジスタと、このレジ スタからのセンス電流出力端子と、

等化手段と、この等化手段の出力信号を入力信号として 受け前記出力信号を識別する識別手段閾値を設定してと の閾値以上の誤差信号でカウント信号を出力する判別手 段と、このカウント信号をカウントするカウント手段と を有する信号処理手段とを備え、

前記データを磁化の反転密度が最も小さくなる様にし、 前記識別手段の出力を常時0とし、センス電流設定を変 える毎に前記判別手段の1つ以上の閾値でのカウント値 をそれぞれ記憶し、このカウント値から最も誤差分布が 10 小さくなる時のセンス電流を算出し、このセンス電流値 を最適センス電流値とする情報記録再生装置。

【請求項7】情報を保持する記録媒体と、

前記記録媒体に情報を記録する記録へッドと、

前記記録ヘッドに接続され、直流オフセット補正用のオ フセット設定回路とオフセット補正レジスタと、等化手 段と、この等化手段の出力信号を入力信号として受け前 記出力信号を識別する識別手段と、閾値を設定してとの 閾値以上の誤差信号でカウント信号を出力する判別手段 と、このカウント信号をカウントするカウント手段とを

この信号処理手段の入力を単一周波数状とし、前記識別 手段の識別レベル数を1とし、前記判別手段の1つ以上 の関値で、前記オフセット補正レジスタによりオフセッ ト補正量の設定を変える毎に前記カウント手段のカウン ト値をそれぞれ記憶し、このカウント値から最適オフセ ット補正量を算出する情報記録再生装置。

【請求項8】記録データを保持する記録媒体と、

前記記録媒体に記録データを記録する記録ヘッドと、 前記記録ヘッドに接続され、等化手段と、この等化手段 の出力信号を入力信号として受け前記出力信号を識別す る識別手段と、前記等化手段の特性を与える係数値レジ スタと、閾値を設定してこの閾値以上の誤差信号でカウ ント信号を出力する判別手段と、このカウント信号をカ ウントするカウント手段とを有する信号処理手段とを備 え、

記録データをランダム的なデータとし、前記識別手段の 識別レベル数を"2"とし、前記判別手段の1つ以上の 関値で、前記係数値レジスタの設定を変える毎に前記カ ウント手段のカウント値をそれぞれ記憶し、とのカウン し、この係数値を最適係数値とする情報記録再生装置。 【請求項9】記録データを保持する記録媒体と、

前記記録媒体に記録データを記録する記録へッドと、 前記記録ヘッドに接続され、等化手段と、この等化手段 の出力信号を入力信号として受け前記出力信号を識別す る識別手段と、前記等化手段の特性を与える係数値レジ スタと、閾値を設定してこの閾値以上の誤差信号でカウ ント信号を出力する判別手段と、このカウント信号をカ ウントするカウント手段とを有する信号処理手段と、

50 前記データ記録時の磁化反転位置をデータシーケンスに

3

応じて補正する記録補正手段と、

との記録補正手段の補正値を記憶する補正値レジスタと を備え、

記録データをランダム的なデータとし、前記識別手段の 識別レベル数を"2"とし、判別手段の1つ以上の関値 で、前記補正値レジスタの設定を変えて前記記録媒体に 記録し、これを再生する毎に前記カウント手段のカウン ト値をそれぞれ記憶し、このカウント値から最も誤差の 分布が小さくなる時の前記係数値レジスタの値を算出 し、これを最適補正値とする情報記録再生装置。

【請求項10】記録データを保持する記録媒体と、前記記録媒体に記録データを記録する記録へッドと、前記記録へッドに接続され、等化手段と、この等化手段の出力信号を入力信号として受け前記出力信号を識別する識別手段と、前記等化手段の特性を与える係数値レジスタと、國値を設定してこの國値以上の誤差信号でカウント信号を出力する判別手段と、このカウント信号をカウントするカウント手段とを有する信号処理手段と、前記記録媒体の記録再生に好適な、記録電流設定値。センス電流設定値。直流オフセット設定値。等化回路の係 20数値、記録補正手段の補正値のうち、少なくともいずれか1つの設定値を記憶する記憶手段と、

電源投入時、或るいは記録再生領域の選択時化、前記の 少なくともいずれか1つの設定値を前記記憶手段から読 み出し、前記信号処理手段に設定する手段とをを備えた 情報記録再生装置。

【請求項11】等化手段と、この等化手段の出力に接続され前記等化手段の出力信号の振幅を逐次的に検出する自動利得調整手段と、前記等化手段の前記出力信号を入力信号として受け関値以上の入力信号でカウント信号を 30出力する判別手段と、この判別手段から出力されるカウント信号をカウントするカウント手段と、前記関値を設定するレジスタ手段とからなる誤差検出手段とを備えた信号処理回路。

【請求項 I 2 】複数の記録再生領域を有する記録媒体と、

との記録媒体の各記録再生領域に好適な各種記録再生パ ラメータ値を記憶する記憶手段と、

前記記録媒体に情報記録する記録へッドと、

この記録へッドに接続され、等化手段と、この等化手段 40 の出力に接続され前記等化手段の出力信号の振幅を逐次的に検出する自動利得調整手段と、前記等化手段の出力信号を入力信号として受け前記出力信号を識別する識別手段と、この識別手段の識別レベルを設定するレジスタとを有し、前記記憶再生領域か選択された際に該当する記憶再生領域の目標振幅値を設定される信号処理手段とを備え、

前記記録再生領域が選択された時に、該当する記録再生 領域の最適な前記各種記録再生バラメータを、前記信号 処理回路に設定する情報記録再生装置。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、磁気ディスク装置や光磁気ディスク装置の如き情報記録再生装置において利用される信号処理回路に関し、特に、バーシャルレスポンス処理を用いる装置において、等化回路の最適化、記録及び再生時の各種条件、例えば記録電流値、直流オフセット補正量等の最適化など、識別性能を予測する機能を有する等化回路における係数の最適化回路及び方法10 に関する。

[0002]

【従来の技術】この種の情報記録再生装置においては、信号の記録、再生のために各種の制御パラメータを最適に設定する必要がある。例えば、磁気ディスク装置の記録電流値の最適化は、次のようにして行われているものがある。すなわち、ある記録電流値を設定して磁気ディスクに記録した後、再生信号処理回路の識別器である位相弁別器の弁別窓の位相を変えながらビットエラーレート(BER)を測定し、十分なBER(例えば1.0E-8以下)が得られる弁別窓の位相幅(位相マージン)を測定する。図2にいわゆるパケットカーブを示す。この測定は記録電流値を変える毎に実施され、各記録電流値での位相マージンを測定する。各記録電流値と位相マージンの関係を調べ(図3)、位相マージンが最大となる記録電流値を最適値とするものである。

【0003】この種の位相弁別の装置でのBERでの評価では、図2のようなバケットカーブを得るのに、少なくとも分オーダーの時間を要する。従って、上記の記録電流の最適化のみでも数分間を要することになる。

【0004】実際には、記録電流値の他にも、記録電流の反転位置の補正量(記録補正という)、等化回路の特性、識別器の識別レベルなども最適化のパラメータとなる。

【0005】しかも、これらのバラメータはランダムバターンを用いて評価するために互いに独立して評価できない。従って、精度よく各バラメータの最適化を行うためには、バケットカーブの測定を、バラメータの数と各バラメータの分割数の積だけ実施することが好ましく、最適化には膨大な時間を要する。磁気ヘッドや記録再生回路のバラツキが大きい場合は、装置やヘッド毎の最適化が必要となり、さらに膨大な時間が必要となる。

【0006】また、振幅弁別で識別する場合については、特開平3-144969号公報記載の技術がある。この方法は、識別器入力のデジタル信号の系列と基準信号の系列とを比較し、誤差値のヒストグラムを測定することにより装置のBERを予測する。ヒストグラムを十分な精度で測定するのに要するビット数は、高々数千から数万ピットでよく、BERを直接測定する前述の位相弁別での従来例(1.0E+8ビット以上)と比較して50極めて少なくて良く、各種バラメータの最適化に要する

時間も短時間で済む。

【0007】しかし、特開平3-144969号公報記 載の装置でのBERの予測による評価では、誤差値のヒ ストグラムを測定するための比較的大規模な評価機構が 必要である。リアルタイムで誤差値を判定すると共に、 ヒストグラムの本数だけカウンタかメモリが必要とな る。このヒストグラムの測定を装置内部で実施する場合 は、回路規模の増大が避けられない。また、基板上で識 別器入力信号をモニタしながら装置外部でヒストグラム を測定する場合は、装置のビットレートでの測定を実施 10 することから100Mbpsを越える高速転送対応の装 置では、実装上の極めて大きな困難が伴う。

【0008】一方、等化回路のタップ係数を最適化する 方法については、特開平2-150114号公報に記載 されている方法がある。とれは、磁気ディスク装置や光 磁気ディスク装置の如き情報記録再生装置の、一つの磁 化反転に対応する再生波形(いわゆる孤立磁化再生波 形)が、ローレンツィアン波形で模擬できるように波形 前後の裾野の引き方がほぼ対象であることから、3タッ プの対称係数のトランスパーサル型等化回路、いわゆる 20 余弦等化回路の係数補正手段と方法を示したもので、磁 気ディスク上のフォーマットにユーザーデータに先立っ て数バイトのトレーニングエリアを設けて、リアルタイ ムに係数補正するものである。

【0009】余弦等化回路のような1つだけのタップ係 数を最適化する場合は、上記の特開平2-150114 号公報に開示された手法が好ましい。しかし、より高密 度に記録しようとすると、再生波形の分解能が低下し て、裾野が長く尾を引くとともに、再生波形の対称性が 崩れるために、振幅特性だけを粗く調整する余弦等化回 路では十分な等化性能が得られなくなる。

【0010】一方、複数のタップ係数の最適値を、比較 的高精度に得ることができる係数補正アルゴリズムとし ては、CLMS (クリップトリーストミーンスクェア; CLMS等の逐次補正型の係数補正アルゴリズム)が知 られる。しかし、等化回路のためのクロックを等化回路 の後段で得られる信号から復元する装置では、係数補正 過程において等化回路のタップ係数が非対称になること による位相特性とクロックの位相との競合が発生し、等 化回路の特性は定まらない。また、等化回路と係数補正 40 回路部分の遅延やデジタル回路の有限ビット数の影響に よって収束状態での係数の振動が避けられないといった 問題が生じ、十分な性能が得られない。

【0011】また、上記係数補正動作を実行するために は、HDC4がデータ領域で正常にリードゲートをあげ る必要があり、このためには最適化されていない等化回 路の条件でも少なくとも【Dは読めなければならない。 したがって、AGC/PLLの引込み用のエリアとデー タ領域の区切りを示すデータパターン (ここではシンク バイトという) は、識別しやすい特定のパターンとする 50 S=PW50/Tb>2

必要がある。

【0012】さらには、とうした信号処理回路をLSI 化する場合、回路規模が膨大となることから、チップ面 積や消費電力、ピン数、コスト等を考慮するととが重要 である。全ての構成要素を含む1チップのLSIとして 実現できれば好ましい。しかし例えば消費電力が大きい 場合、2チップ以上に分割せざるを得ないなど、どの部 位で切り分けるかが重要となる。

6

[0013]

【発明が解決しようとする課題】本発明の目的は、逐次 補正型の係数補正回路と等化回路との組合せにおいて、 高精度に振幅特性を補正すると共に、位相特性も補正で きる高性能でより小規模な回路で実現できる信号処理回 路、或るいはこれを用いた情報記録再生装置を提供する ととである。

【0014】本発明の他の目的は、情報記録再生装置の 各種制御パラメータの最適化を比較的短時間で実現でき る各種制御パラメータの最適化方法および装置を提供す ることである。

【0015】本発明の他の目的は、再生信号の処理回路 を複数チップのLSIに分割して実現する場合のより効 率的なLSIの構成を提供することである。

[0016]

30

【課題を解決するための手段】上記本発明の目的は以下 の構成に係る等化回路および逐次補正型の係数補正回路 を含む信号処理回路により達成される。

【0017】との信号処理回路は、5タップ以上のトラ ンスパーサル型の等化回路が用いられ、等化回路のタッ ブ係数のうち、センタータップの両隣のタップ係数は同 一値に規定される。本発明者等によるシミュレーション 結果から、センタータップの両隣のタップ係数を同一値 とすれば、両端の2つのタップ係数をフリーにしても、 自動位相同期回路の位相特性との競合が避けられ、逐次 補正型の係数補正回路であっても、安定に係数補正が可 能となることがわかった。これは、最低でも両端に2つ 設けたタップ係数が異なる値をとることによって、等化 回路に入力される信号が位相歪を持っていても、等化後 の波形歪みを最小限にできるからである。との時、信号 の位相歪は孤立波形の前後対称性Tasとして現れ、

Tas = |T1 - T2| / PW50

(PW50 = T1 + T2)

として定義すると、本発明によればTas=11%で も、ほぼウィナーフィルタ(自乗誤差を最小とする最適 フィルタ)と同等の等化性能が得られる。ととで、上式 における各記号は、PW50が半値幅、PW50の前縁 部をT1、後縁部をT2とする。尚、シミュレーション 結果から、等化回路に入力される信号の半値幅PW50 とデータ周期をTbとの比(チャネル密度という)S が、

(5)

となる場合は、等化回路のタップ数は7タップ以上が好 ましい。5タップでは、等化回路の出力での誤差が大き く、良好な装置性能が得られないからである。この場合 も、等化回路のタップ係数のうち、センタータップの両 隣のタップ係数が同一値に規定されるだけであり、他の 両端側4タップは、異なる係数値をとることができる。 【0018】本発明では、5タップ以上のトランスパー サル型の等化回路において、等化回路のタップ係数のう ち、上述のようにセンタータップの両隣だけでなく、そ のセンタタップから対称の位置のタップ係数をそれぞれ 10 同一値とするのが好ましい場合がある。等化回路に入力 される信号のインパルス応答の対称性が良ければ、分解 能が低くても高精度の等化が可能となるからである。と れによって、上述したように位相特性の競合が発生しな いという効果に加え、全タップが対象タップ位置の2ビ ットの平均的な相関信号によって係数の補正が行なわれ るので、入力信号の雑音の大きさが約0.7倍に低減で き安定性のよい係数補正が可能である。

【0019】本発明はまた、トランスパーサル型の等化 回路を用いるものにおいて、等化回路の負の係数値の設 20 定をタップ遅延手段の出力を反転して用いることによ り、正の係数値で設定できるようにするのが好ましい。 磁気記録の孤立磁化再生波形のように、比較的単調に裾 を引く波形の場合、との波形を等化するトランスパーサ ル型の等化回路のタップ係数は、センタータップの係数 の符号を正とすると、その両サイドに向かって、負、 正、負、正、…と交互に符号が入れ替わる。従って、予 め負の係数になると推定されるタップ位置のデータを反 転して出力させることが可能となり、この結果、等化回 路の係数ビットの符号がなくなり、回路規模が削減され る。

【0020】本発明において、タップ係数はレジスタに 設定するのが好ましい。トランスバーサル型等化回路の 特定のタップ位置で係数値を"0"とし、係数を補正す **る動作を停止する。これによって、タップ数を小さく設** 定した場合の、最良な係数補正が可能となり、さらに、 タップ係数が"0"部分での消費電力が減少する。

【0021】等化回路の入力信号は、例えばパーシャル レスポンス波形に処理されて係数補正回路に入力される のが好ましい。これによって、係数補正回路の高精度化 が図られ、ランダム的な任意のデータパターンでの係数 補正が可能となり、ユーザーサイトでの係数補正が可能 である。例えば、磁気ディスク装置において、経時的に 磁気ヘッドやディスク媒体の特性が変化する場合でも、 装置上で常時最適な等化回路条件を保持できる。

【0022】本発明に係る等化回路の係数補正は、例え ば次の手段を備えて行われる。即ち、等化回路の入力信 号を簡易識別する簡易識別手段と、等化回路の出力信号 と識別手段とから誤差信号を算出する誤差算出手段と、

手段の出力信号と誤差算出手段の出力信号との相関値を 算出する相関値算出手段と、相関値算出手段の出力信号 を逐次加算する相関値加算手段と、相関値加算手段の出 力信号を一定回数加算した信号から係数補正量を算出す る係数補正量算出手段と、係数補正量算出手段の出力信 号で等化回路の係数値を補正する係数誤差補正手段を備 え、係数補正回路を、係数補正を実施した後、等化回路 に入力された信号が出力されるまでの遅延時間以上、相 関値の逐次加算を休止するようにしたものである。

【0023】これによれば、係数を補正しながら相関デ ータを得ることはせず、相関データの蓄積は、常に一定 のタップ係数値のもとで実施される。従って、本手段に よる係数補正回路は、従来のCLMS(クリップトリー ストミーンスクェア)で生じうるルーブ遅延による誤差 が生じない。更に、本質的には開ループであり、平均化 (本手段では相関値算出手段に対応)等の信号処理を十 分に実施でき、有限ビット等の影響も小さくでき、より 髙精度化が期待できる。

【0024】さらに、上記遅延手段の遅延量を制御する 遅延量制御手段と、補正するタップ係数を遅延量制御手 段と連動して選択する選択手段と、係数誤差補正手段の 補正したタップ係数値を一時的に保持する係数一時保持 手段とを備えるようにし、遅延量をタップ係数の補正量 算出時には一定とし、選択手段を制御することによって 各タップ係数の係数値が決定した時点で全タップ係数を 補正するようにしてもよい。上述したように、本発明に よる係数補正手段は、基本的に開ループとなる。従っ て、等化回路に入力される信号の線形性とランダム性が 保証できれば、各タップ係数を同一情報(信号)で補正 する必要はない。遅延量制御手段と選択手段を用いてタ ップ係数を時分割で補正することが可能であり、これに よって回路規模が大幅に削減される。

【0025】更に上記構成において、等化回路の係数補 正回路の入力信号である等化回路の入力信号と等化回路 の出力信号とを間引いて入力することもできる。前述の ように、係数補正手段では、タップ係数位置に対応した 等化回路入力信号と等化回路の出力信号の誤差信号が得 られればよい。従って、等化回路入力信号と等化回路の 出力信号の誤差信号は必ずしも連続して得る必要はな く、このように間引いてもよい。間引くことによって、 係数補正回路の動作周波数を1/(間引き数+1)にす ることができ、回路規模を増加することなく、大幅な低 消費電力化が可能となる。

【0026】また、外部で最適な係数値を算出する手段 として、トランスパーサル型等化回路に入力する信号 を、データクロックの周期で等化回路の全タップ数の2 倍以上の長さのデータ区間保持するデータ保持手段を設 け、このデータ保持手段の保持データをデータクロック とは別のクロック手段によって外部に出力するようにし 簡易識別手段の出力信号を遅延させる遅延手段と、遅延 50 てもよい。等化回路のタップ係数を求める手法として

は、前述の逐次修正型の他に、等化回路の入力信号をシ リアルに相当量記憶し、とれに対応した理想出力を与え るととによって、一般的によく知られているウィナーフ ィルター解を得る方法がある。これを用いて、保持した データを外部に取りだし、マトリクス演算によって最適 解を得ることが可能である。データ区間長はパターン等 を工夫することで、等化回路のタップ数の約2倍程度ま で低減できる。但しデータ区間長が長い方が雑音の影響 を避けられるので、より良好なタップ係数を得られる。 【0027】本発明はまた、各パラメータを最適化する 10 に"0"とすれば、等化回路の出力値をそのまま判別手 回路として、下記のように誤差検出回路を構成すること ができる。

【0028】例えば、織別回路の入力信号を入力信号と する第2の識別回路の入力信号と第2の識別回路の出力 信号とから第2の識別回路での誤差信号を算出する誤差 算出手段と、一定の閾値を設定して閾値以上の誤差信号 でカウント信号を出力する判別手段と、カウント信号を カウントするカウント手段とからなるように構成するも のである。信号処理回路内の識別回路への入力信号と、 等化回路の目標振幅との誤差信号をこの第2の識別回路 20 と誤差算出回路とで求める。この誤差信号と上記判別手 段に設定された一定の関値とを比較して、誤差信号が関 値以上の場合に判別出力を"1"とし、そうでない場合 は"0"とする。上記カウント手段は判別手段の出力 が"1"の場合のみカウントアップする。

【0029】上記第2の識別回路の入力信号及び誤差信 号は図4に示すようになり、誤差信号は"0"を中心に 正負に分布し、ほぼ正規分布とみなされる。従って、誤 差信号の分散値と上記判別手段の一定の閾値によって全 母数に対するカウントの比が決まる(統計で言うところ 30 の母比率)。 すなわち、全母数と閾値とわかっているの で、カウント数によって誤差信号の分散値が推定でき る。一般に装置内の識別器の性能(BER)は、識別器 に入力される信号品質(例えば分散値)に依存するの で、分散値を最小化することで、各種の装置パラメータ の最適化が可能となる。

【0030】さらに、上述したような誤差検出回路にお いて、第2の識別回路の識別レベルをレジスタで設定す ることも可能である。誤差検出回路の第2の識別回路の 識別レベルを任意に設定可能とすれば、閾値を変えての 40 識別が可能となり、この時以下のような利点が生じる。 通常第2の識別回路は+1、0、-1の3値を識別する ために、+0.5、-0.5の2値の識別レベルを持 つ。ここで例えば、等化回路の出力データパターンとし て、+1と-1の2値しか取りえないデータパターンを 識別する場合、上記の識別レベルでは誤差や雑音の大き さによっては識別誤りが生じやすい。このような場合 は、閾値を"0"と設定すれば、実質的に2値の識別回 路として動作させることができ、識別性能が向上する

な値が得られる。より正確な装置の最適化が可能とな

【0031】さらに、上記した誤差検出回路において、 第2の識別回路の識別レベル数をレジスタで設定すると とも可能である。第2の識別回路を1つの閾値を持つ2 値出力の識別回路として動作させることができれば、特 定のデータパターン時に識別性能を向上させる(耐雑音 性が2倍に向上)ととが可能であり、誤差信号もより正 確な値が得られる。また、第2の識別回路の出力を常 段に入力できる。

【0032】更には、上記誤差検出回路を下記のレジス タ等と共に用いることもできる。例えば、信号処理回路 に、記録電流設定レジスタと記録電流出力端子を設ける ようにしてもよい。情報記録再生装置の記録ヘッドの記 録電流値と信号処理回路に入力される再生出力振幅の関 係は、ほぼ図5に示すようになる。一般に再生ヘッドが 検出する再生出力振幅が大きいほど再生信号の品質は良 い。この時、例えば信号処理回路の識別手段の入力信号  $\dot{m} \cdot \cdot + 1$ , + 1, - 1, - 1, + 1,  $+ 1 \cdot \cdot \cdot \dot{n}$ ンに対応した信号となるようにすると、自動利得調整回 路によって平均的な信号振幅は、正負の等化目標値の2 レベルのみとなり、"0"に対応するレベルは存在しな い。再生出力振幅が小さな程、信号に対して雑音の比率 が増加するので、誤差信号が増大し、判別手段に入力さ れる信号の分散も図5に示すように増加する。従って負 の適当な閾値で判別し、閾値以上となる場合について記 録電流値を変える毎にカウントすれば、カウント値が最 大となる記録電流値が最適条件であることがわかる。

【0033】本発明は、信号処理回路に、再生ヘッドの センス電流を設定するレジスタと、センス電流出力端子 を設けることができる。磁気抵抗効果素子を情報記録再 生装置の再生ヘッドとする場合、ヘッドのバイアス磁化 が最適化されていないと、孤立磁化の極性の違いで再生 波形の振幅が異なる現象が生じる。との孤立波形は交流 結合して信号処理回路に入力されるため図7に示すよう に識別信号の"0"レベルがずれる。従って、記録媒体 上の磁化状態として最も磁化密度が疎になるような記録 バターンで記録し、センス電流を変える毎に以下に示す 誤差検出する。

【0034】第2の識別回路の出力を常に"0"とし、 等化回路の出力をそのまま判別手段に入力すると共に、 判別手段の閾値を"0″に設定して、センス電流を変え る毎に、一定期間閾値"0"以上となる場合をカウント する。センス電流によるバイアス磁化が最適化されてお らず振幅比が異なる場合には、誤差信号の平均値が" 0"からずれるので、カウント値は全母数の1/2とは ならない。この時の"0"からのずれが基準値以下であ り、かつ一定の負の閾値でのカウント値が最大となるセ (耐雑音性が2倍に向上)と共に、誤差信号もより正確 50 ンス電流値を最適センス電流とする。

【0035】さらに、信号処理回路に、直流オフセット 補正用のオフセット設定回路と、オフセット補正レジス タを設け、無信号状態からオフセット量を補正するよう にしてもよい。

11

【0036】等化回路の出力信号がほぼランダム的な回 路雑音のみとなるようにし、オフセット補正量の設定を 変える毎に誤差検出を実施することによって、等化回路 出力の誤差信号の平均値のずれが"0"から最も小さく なるオフセット補正量を最適オフセット補正量とする。 【0037】尚、上記と同様の構成の信号処理回路にお 10 いて、単一周波数の信号からオフセット量を補正するよ うにしてもよい。

【0038】記録データを単一記録周波数状とし、オフ セット補正量の設定を変える毎に誤差検出を実施すると とによって、等化回路出力の誤差の分散が最も小さいオ フセット補正量を最適オフセット補正量とする。

【0039】本発明はまた、上気した信号処理回路にお いて、等化回路に特性を与える係数値レジスタを設け る。記録データをランダム的なデータとし、係数値の設 定を変える毎に誤差検出を実施するととによって、等化 20 回路出力の誤差の分散が最も小さい係数値を最適係数値

【0040】また、データ記録時の磁化反転位置をデー タシーケンスに応じて補正する記録補正回路の補正値レ ジスタを設けるようにしてもよい。記録データをランダ ム的なデータとし、補正値レジスタを変えて記録する度 に誤差検出を実施することによって、等化回路出力の誤 差の分散が、最も小さい記録補正値を最適補正値とす

【0041】本発明に係る誤差検出回路の他の例とし て、識別回路の入力信号を入力信号とし、閾値以上の入 力信号でカウント信号を出力する判別手段と、この判別 手段から出力されるカウント信号をカウントするカウン ト手段と、関値を設定する手段とを有するように構成で きる。等化回路の出力信号(識別回路の入力信号)がほ ぼランダム的な回路雑音のみとなるようにし、オフセッ ト補正量の設定を変える毎に誤差検出を実施するととに よって、等化回路出力の誤差信号の平均値の"0"から のずれが最も小さいオフセット補正量を最適オフセット 補正量とする。

【0042】上記のオフセット調整や磁気抵抗効果型再 生ヘッドのセンス電流の最適化は第2の識別回路がなく ても可能である。これを実現する信号処理回路の構成と しては、識別回路の入力信号を入力信号とし、關値未満 の入力信号でカウント信号を出力する第1の判別手段 と、第1の判別手段から出力されるカウント信号をカウ ントする第1のカウント手段と、閾値を超える入力信号 でカウント信号を出力する第2の判別手段と、第2の判 別手段から出力されるカウント信号をカウントする第2 のカウント手段と、第1のカウント手段のカウント値か 50 位相同期回路のためのデータバターンを誤ってシンクバ

ち第2のカウント手段のカウント値を減算するカウント 値算出手段と、閾値を設定する手段とを備える。

【0043】この回路によれば、等化回路の出力信号を そのまま誤差カウントすることによって、オフセット調 整の最適化や磁気抵抗効果型再生ヘッドのセンス電流の 最適化が可能である。

【0044】尚、との回路において、識別回路の入力信 号のうち、符号ビットを除いた信号を入力信号とすると ともできる。識別回路の入力信号(等化回路の出力信 号)の符号ピットを除くと、この時の信号は、もとの信 号が負の場合正の信号に変換され、正の信号の場合変化 しない(もとの信号が2の補数表現の場合)。等化回路 の出力信号が+1,+1,-1,-1,+1,+1,-1,-1,…というように単一周波数的である場合、こ の時の符号ビットを除いた信号は図7に示すように変換 される。従って、判別手段の閾値を等化回路の等化目標 値付近に設定すれば、目標値からの誤差の分散を検出で きる。

【0045】さらに、上記回路において、識別回路の入 力信号のうち、符号ビットを除いた信号を入力信号とす る第1のモードと符号ビットも入力信号とする第2のモ ードとを有し、モードの切り替えをレジスタで設定する ことができる。これによれば、前述した第2の識別回路 を用いるよりもより簡単な回路であり、ほとんど同一の 手法でオフセット調整、記録電流の最適化、センス電流 の最適化が可能である。

【0046】また、これらの最適化に必要な特定の記録 データバターンの記録や、再生の信頼性を向上させるた めに、データの記録時に、プリコード手段をデータ開始 30 を示すバイトであるシンクバイトの直前でリセットする ことができる。これによって、シンクバイト以降のデー タバターンの磁化状態が規定でき、上記各パラメータの 最適化に必要な特定のパターンが記録できる。

【0047】本発明は、データ"1"で磁化反転を生 じ、データ"0"で記録電流方向を維持する記録方式で あるとすると、データの先頭が"0"で始まると共に、 シリアルなデータ系列中にデータ"1"が連続して存在 しないシンクバイトとする手段を用いる。これによっ て、先行して記録される自動利得調整回路と自動位相同 期回路のためのデータパターンと干渉せず、かつ記録時 の非線形歪も生じにくいシンクバイトとすることが可能 となる。従って、記録電流やセンス電流、等化回路の係 数が最適化されていなくとも比較的容易に検出できる。 【0048】さらに、上記の構成に加えて、シンクバイ トに対応する記録コードデータの"0"と"1"の系列 が、シンクバイト以前に連続的に記録されるデータの" 0"と"1"の系列に対して、シンクバイトのデータ系 列の1/2以上異なっているシンクバイトとする。これ によって、先行して記録される自動利得調整回路と自動

10

イトと検出する確率が大幅に減少する。

【0049】本発明はまた、より劣化の少ない信号処理 回路を実現するために、自動利得調整回路の目標振幅値 を、レジスタ設定によって可変とする。これによって、 入力信号の分解能が低い場合、目標振幅値を小さくする ととによって、信号処理回路の各部で信号が飽和するの を防止するととができ、例えばインパルス状の雑音にも 耐えうる。また、入力信号の分解能が高い場合は、逆に 目標振幅値を大きくすることによって、回路雑音等の回 路による劣化を小さくしBERを向上させる。

13

【0050】本発明はまた、アナログ回路とデジタル回 路とが混在し、自動利得調整回路及び自動位相同期回路 の各制御回路をデジタル回路とする信号処理回路におい て、大別してアナログチップとデジタルチップの2チッ ブ様成のLSIとし、デジタルチップの自動利得調整回 路及び自動位相同期回路の各制御回路の出力を電流出力 型のD/A変換回路を介してピン出力し、アナログチッ プの可変利得増幅回路と電圧制御発振回路に入力する。 とのように、デジタルチップから電流で出力することに できると共に、数ピットのデジタル信号として出力する 場合に比べて、ビン数も大幅に削減できる。

[0051]

【発明の実施の形態】以下、本発明を磁気ディスク装置 に適用した実施例について説明する。

【0052】図1に磁気ディスク装置の全体構成を示 す。

【0053】本実施例による磁気ディスク装置(HD D) 7は、主にヘッドディスクアッセンブリ(HDA) 1と、記録信号処理回路(WSPC)2と、再生信号処 30 L)、プログラマブルフィルタ(LPF)18、A/D 理回路(RSPC)3と、信号処理インターフェイス (SPIF) 33、ヘッドディスクコントローラ (HD C)4と、サーボ信号処理回路(SRVC)5と、装置 コントローラ(CNT)6の、7つの主要な機能ブロッ クから構成されている。この装置には、例えば、パーシ ャルレスポンスクラス4(PR4)と最尤復号(ML) (あるいはビタビ復号ともいう)を用いた、いわゆるP RMし方式が採用される。

【0054】各構成要素は具体的には次のようになって

【0055】HDA1は、磁気抵抗効果素子を用いた再 生ヘッド (MRヘッド) 8、薄膜記録ヘッド (INDへ ッド) 9、記録再生用プリアンプ(R/WIC) 11、 磁気ディスク (DISK) 10等が備えられる。情報の 記録時には、一定回転数で回転するDISK10上に、 WSPC2からの情報に応じて反転する記録電流がR/ WIC11を介して【NDヘッド9に供給され、磁化情 報として記録される。

【0056】再生時には、MRヘッド8で検出した微弱 な磁化情報をR/WICを介して増幅し、RSPC3に 50 を検出した時点でS/P23の変換タイミングを固定さ

出力される。尚、INDヘッドの記録電流とMRヘッド のセンス電流の大きさは、WSPC2とRSPC3から 制御され、DISK10の回転動作およびINDヘッド 9とMRヘッド8のDISK10上の位置決め動作はS RVC5によって制御される。

【0057】WSPC2は、変調回路(ENC) 15と 並列/直列データ変換回路 (P/S) 14、記録補正回 路(WPC) 12、ブリコーダ(PRECODER) 1 3、シンセサイザ (WVCO) 16、記録電流設定回路 (IWC) 60等を備える。

【0058】HDC4からの記録情報は、ENC15で 磁気記録に適した情報に変換され、更にP/S14でシ リアルのビット列に変換され、更にブリコード処理をP RECODER13で実施される。その後ピット列が所 定の位置に記録されるようにWPC12で記録電流の反 転位置が補正されてHDA1に出力される。尚、1WC 60の出力電流値は、SPIF33のレジスタ群(RS IF) で制御される。また、ENC15は、HDC4か らの記録情報を監視し、プリアンブルの直後かつユーザ より、自身のチップから混入しうる雑音の影響を小さく 20 ーデータの直前のシンクバイトが検出されると、PRE CODER 13をシンクバイトの直前でリセットさせ、 いつも同じ磁化パターンでシンクバイトが記録されるよ うにする。

> 【0059】RSPC3は、可変利得増幅回路(VG A) 17と利得制御回路(GCC)29と電流出力型A GC用DAC(VDAC)30とからなる自動利得調整 回路(AGC)、電圧制御発振回路(RVCO)28と 位相制御回路 (PCC) 26と電流出力型PLL用DA C (PDAC) 27とからなる自動位相同期回路 (Pし 変換器(ADC)19、デジタルトランスパーサル型等 化回路(TREQ)20、(1+D)処理回路(1+ D) 21、最尤復号器 (ML) 22、直列/並列データ 変換回路(S/P)23、復調回路(DEC)24、シ ンクバイト検出回路(SYNCDET)25を有する。 さらに、係数補正回路(CCMP)31、誤差検出回路 (ERRC) 32、センス電流設定回路(ISC) 61 等が設けられる。ととで、とりわけCCMP31, ER RC32, TREQ20等の構成およびこれらの関係が 40 本発明の特徴的なものとなる。

【0060】通常の再生動作時にはHDA1からの再生 信号は、VGA17とLPF18とADC19とTRE Q20と(I+D)21を介してPR4の出力波形に等 化される。との時同時に、(1+D)21の出力で一定 の信号振幅になるようにAGC制御が働き、同様に(1 +D)21の出力でのサンブル位相が正しくなるように PLL制御が働く。更にPR4波形はML22で識別さ れ、S/P23とDEC24を介してユーザーデータに 再生される。SYNCDET25は上述のシンクバイト

せる。

【0061】等化回路20の詳細な構成、係数補正回路 31と誤差検出回路32の構成と動作については後述す る。ここで、TREQ20やML22はデジタル回路で 構成されるが、本発明はアナログ方式の等化回路やML を搭載した信号処理回路にも容易に適用可能である。し かし、デジタル回路で構成されたものの方が演算等によ る調整も含め実用的であり、好ましい。以降は、主にデ ジタル方式を採用した例について実施例を説明する。ま た、LPF18はブースト機構があっても、あるいはな 10 くとも良い。

【0062】SPIF33は、スクランプラやデスクラ ンプラ、HDC4とのインターフェイス回路、各回路の レジスタインターフェイス(RSIF)34等を含む。 この回路ブロックは、通常の記録再生時に、HDC4と の間で記録データや再生データを入出力する。また、C NT6との間で上記各種回路ブロックのレジスタ内容を 設定したり、レジスタ値を出力したりする。

【0063】HDC4は、誤り訂正回路(ECC)等を 含む。ユーザーデータにECCを付加して記録データと 20 動させない。 してDISK10に記録し、ユーザーデータと同様にE CCも再生する。再生したECCデータによって、ユー ザーデータ中の誤りを検出したり、訂正したりする。

【0064】SRVC5は、サーボ位置情報のピークホ ールド回路(P/H)、ヘッドシークやディスク回転の 制御回路 (SCNT) 36、サーボ関係のドライバ (S DRV) 35等を含む。CNT6からの指示で、LPF 18の再生波形を解析し、ヘッドシークやディスクの回 転を制御する。

SC)や、HDA1、WSPC2、RSPC3、SRV C5等の制御を含む。主に本実施例の磁気ディスク装置 (HDD) 7が接続される上位の計算機からの記録再生 命令に沿って、HDD7内部の各回路ブロックを制御す

【0066】本実施例では、これらの回路のうち、WS PC、RSPC、SPIFの全てとSRVCの一部を、 信号処理LSI(SPLSI)38に内蔵している。

【0067】次に図8を参照して、等化回路20と係数 補正回路31の構成について説明する。

【0068】等化回路20のタップ係数を設定するレジ スタ42に着目する。7タップのトランスパーサル型の 等化回路(TREQ)20を用い、等化回器20のタッ プ係数(K0, K±1, K±2, K±3) のうち、セン タータップ (KO) は係数をKO="1"で固定とし、 両隣のタップ係数 (K±1) を同一値 (K+1=K-1)、共通のレジスタとしている。なお、図8の実施例 は7タップの例について記述してあるが、前述のように 基本的には5タップ以上であれば良い。実施例では等化 回路に入力される信号のチャネル密度がS=PW50/ 50 等化回路のタップ係数のアンバランスによって生じる位

16

Tb>2となる場合も考慮して7タップとしている。と とで39は遅延素子、40は乗算器、41は加算器であ る。なお、同一タップ係数に対応したタップ位置の2つ のデータは、互いに加算した後に1個の乗算器にて係数 乗算してもよいことは明らかである。

【0069】係数補正回路31は、等化回路20の入力 信号(ADC出力)の正負の符号のみをビット毎に出力 する簡易識別回路43と、1+Dの出力信号と例えば比 較器からなる識別回路44とから誤差信号 e を算出する 誤差算出回路としての加算器41と、簡易識別回路43 の出力信号を遅延させる遅延素子39と、遅延素子39 の出力信号と誤差算出回路の出力信号eとの相関値から 係数補正量を補正する係数補正量算出回路(DELTK CAL) 45と、からなる。

【0070】等化回路(TREQ)20と係数補正回路 (CCMP) 31の係数補正時の動作について説明す る。 ととで、CCMP31は、(1+D)21の出力で PR4等化が正確に行えるように、TREQ20のタッ ブ係数を補正する回路であり、通常の再生動作時には作

【0071】係数補正は、以下のような手順により行わ れる。まず、磁気ディスク上の適当な領域にランダム的 なデータバターンを記録する。次に、CCMP31を動 作状態にした上でこのランダム的なデータパターンを再 生する。これによって、等化回路20の入力信号(AD C出力信号)と等化回路20を経て1+D処理された信 号(1+D出力信号)とが逐次CCMP31に入力され る。ADC出力信号はSDET43で符号化され、その 出力は遅延素子39で順次シフトされる。この時、識別 【0065】CNT6は、装置バスとの通信制御(BU 30 回路44と加算器41で算出される誤差信号eと遅延素 子39の出力がDELTKCAL45に入力され係数レ ジスタ42のタップ係数が修正される。

> 【0072】TREQ20のタップ係数補正動作は、C CMP31の動作期間中、逐次更新を続ける。

【0073】との時、等化回路20のタップ係数のう ち、センタータップの両隣の係数(K±1)は振幅特性 と位相特性に大きな影響を与える。もし、係数値の逐次 補正過程でK+1 = K-1を許容するように設定される と、等化回路20自体が位相特性を持つことになる。と の結果、図1に示す自動位相同期回路(PLL)の同期 している位相 (ADC19のサンブルタイミング) がず れてくる。係数補正回路(CCMP)31は、PLLと は関係なく位相特性を与えることになるので、位相特性 が定まらずCCMP31が補正する係数値も安定しな い。サンプルタイミングが極端にずれると等化回路の出 力での誤差も増大し、タップ係数K+1とK-1のバラ ンスが極端にずれた時点でPLLの同期も外れる。

【0074】本実施例によれば、K+1=K-1という 制約を付加するととによって、係数補正過程においても 相特性の変化がほとんど生じない。従って、自動位相同 期回路の位相特性との競合が避けられ、逐次補正型の係 数補正回路であっても、高精度に係数補正が可能とな る。また、センタータップの係数を"1"に固定すると とで、自動利得調整回路(AGC)との競合も避けられ

【0075】この係数補正アルゴリズムには、例えば通 常知られているCLMS(クリップトリーストミーンス クエア)等も可能である。

[0076] 本発明による等化回路20の代替例を図9 10 を用いて説明する。

【〇〇77】との例では、7タップのトランスパーサル 型の等化回路20が用いられる。等化回路20のタップ 係数42のうち、センタータップから対称位置のタップ 係数(K+1とK-1,K+2とK-2,K+3とK-3)は、それぞれ同一値とされる。後半タップ位置のデ ータは、前半タップ位置のデータと加算器41によって 加算され、乗算器40にそれぞれ入力される。

【0078】との例によれば、レジスタ42の規模を低 滅できる。また、等化回路20の係数補正過程での、等 20 化回路20とPLLとの位相特性の競合が全く発生しな 64

【0079】またこの時のCCMP31は、遅延素子3 9のラッチデータを複数加算することによる平均的な相 関信号によって一つの係数の補正を行なえるので、安定 性のよい係数補正が可能である。CCMP31の回路規 模も、全タップ非対称の場合と比較して補正対象となる 係数が約1/2となるので、その回路規模も約1/2で 済む。等化回路20自体の回路規模も、最大構成要素で 規模も約1/2で済む。

【0080】尚、本変形例が有効である孤立磁化に対応 した入力波形(孤立波形)の前後対称性Tasは7%以 下であり、これを超える場合はタップ数を増加しても十 分に等化回路の性能が発揮できないため、大きな装置性 能劣化が伴う。

【0081】この時、孤立波形の前後対称性Tasは、 半値幅PW50の前縁部をT1、後縁部をT2とする と、

Tas = |T1 - T2|/PW50(PW50 = T1 + T2)として定義している。

【0082】図10に等化回路20の更に他の実施例を 示す。

【0083】本例では、7タップのトランスパーサル型 の等化回路20を用い、等化回路20の負の係数値の設 定をタップ遅延素子39の出力を反転して用いるととに より、正の係数値で設定できるように構成している。

【0084】磁気記録の孤立磁化再生波形のように、比

ランスパーサル型の等化回路のタップ係数は、センター タップの係数の符号を正とすると、その両サイドに向か って、負、正、負、正、…と交互に符号が入れ替わると とを利用している。

18

【0085】本実施例によれば、予め負の係数になると 推定されるタップ位置のデータを反転して出力させるこ とが可能となり、この結果、等化回路の係数ビットの符 号がなくなり、等化回路の回路規模が削減される。ま た、係数設定用のレジスタの規模も削減される。尚、係 数値を反転させても同様の効果が得られることは明らか である。

【0086】次に図11を用いて本実施例の係数補正回 路(CCMP)31の構成および動作の詳細を説明す ろ.

【0087】本実施例によるCCMP31は、等化回路 20の入力信号 (ADC出力) を (1+D) 処理回路2 1で(1+D)処理した後に、正負の符号のみをピット 毎に出力する簡易識別回路43と、1+Dの出力信号と 例えば比較器から構成される識別回路44とから誤差信 号eを算出する誤差算出回路としての加算器41と、簡 易識別回路43の出力信号を遅延させる遅延素子39 と、遅延素子39の出力信号と誤差算出手段の出力信号 e との相関値を算出する相関値算出回路としての乗算器 40と、乗算器40の出力信号を逐次加算する相関値加 算回路としての加算器41と、加算器41の出力信号を 一定回数加算した信号から係数補正量を算出する係数補 正方向算出回路(CCAL)48と、CCAL48の出 力信号で等化回路の係数値を補正する例えばアップダウ ンカウンタからなる係数誤差補正回路(COUNTE ある乗算器40の個数が約1/2となるので、その回路 30 R) 49と係数値の入出力を制御するスイッチからなる 係数入出力制御回路(IOSEL)50と、タップ数設 定スイッチ (TAPSW) 46とからなる。

【0088】本実施例による相関値加算回路(加算器) 41は、係数補正を実施した後、一定期間相関値の逐次 加算を休止するようにする。具体的には、加算器41は データ周期と同一レートの加算クロックCLK1で逐次 加算され、加算されたデータはCCAL48でCOUN TER49のアップ/ダウン信号に変換される。CLK 1で32回の加算操作が実施された後、CLK2によっ 40 てアップ/ダウン信号をCOUNTER49が受け取 り、IOSEL50を介してCOUNTER49に入力 されるタップ係数値が更新される。更新されたタップ係 数値は、ゲート信号SGTによってIOSEL50を介 して等化回路20に反映される。との時、CCMP31 の入力信号である1+D出力信号に、直ちに更新された タップ係数値での出力はでないので、一定期間(例えば 等化回路20と1+D処理回路21の遅延時間)経過し た後、リセット信号RSを相関値加算回路41に入力し て、更新前のタップ係数値での相関値の加算情報を捨て 較的単調に裾を引く波形の場合、この波形を等化するト 50 るようにする。更に、タッブ数設定レジスタ47の設定 値によって、TAPSW46を制御し、5タップ設定時には7タップのトランスパーサル型等化回路20の係数 ( $K\pm3$ )のタップ位置で係数補正しないようにする。 この場合、係数 ( $K\pm3$ )を常時"0"とし、係数 ( $K\pm3$ )に対応する係数補正部位の動作を停止させる。

【0089】本実施例によれば、係数を補正しながら相関データを得ることはせず、休止期間を設けることにより、相関データの蓄積は、常に一定のタップ係数値のもとで実施される。従って、従来の係数補正アルゴリズムであるCLMS(クリップトリーストミーンスクェア)やLMS(リーストミーンスクェア)で生じうるループ遅延(TREQ20や係数補正回路31による遅延)による振動的な誤差が生じない。本質的には開ループであり、ループ遅延を問題にすることなく、平均化(本手段では相関値算出手段に対応)等の信号処理を十分に実施でき(本実施例では32回としたが任意である)、より高精度化が期待できる。また、本実施例では、タップ係数は複数のタップが同時に更新されるため、収束時間が短い。加算回数にもよるが概ね1セクタ程度(数千ビット)の学習量で十分収束する。

【0090】また、等化回路20に入力される信号の分解能が比較的高く、対称性のよい場合は、タップ数の低減が可能である。本実施例によれば、7タップの係数補正で得られた係数の両端の係数値のみを"0"として等化回路に適用した場合に比較して、係数打切り誤差が生じない良好な係数での等化が可能となる。さらに、タップ係数を"0"とした部分でのゲートの出力が固定されスイッチングしないので、との部分での消費電流が減少し、回路の消費電力を低減できる。

【0091】尚、本実施例では、等化回路20の入力信 30号(ADC出力)をパーシャルレスポンス波形処理(1+D処理)21して係数補正回路31に用いたが、図8と同様にこれを用いなくとも構成できることは明らかである。また、簡易識別回路43の出力は、符号のみでなく複数ビットとしてもよい。

【0092】DET44によって得られる誤差信号と等化回路20の入力信号をパーシャルレスポンス波形処理した信号の簡易識別(SDET43)後の信号との相関信号から補正量を算出することにより、相関信号の信号対維音比が改善される。この結果、係数補正の収束性が40改善されるので、データパターンを記憶する手段は不要である。

【0093】この実施例によれば、ランダム的な任意の おによって、TREQ20 データバターンでの係数補正が可能となり、ユーザーサ オトでの係数補正が可能である。従って、経時的にヘッ 「0100】前述のように下媒体の特性が変化する場合でも、例えば電源オン時に 保数補正を実施するようにすれば、装置上で常時最適な 化回路の出力信号の誤差信 では、タップ係数位置に対 化回路の出力信号の誤差信 では、タップ係数位置に対 では、タップ格のでは、タップ係数位置に対 では、タップ係数位置に対 では、タップ係数位置に対 では、タップ係数位置に対 では、タップ格のでは、

要がなく、回路規模も削減できる。

【0094】一方、磁気ディスク装置では、一般にディスクとヘッドの組合せは変わらないので、ユーザーサイトでの係数補正を実施せず、装置の出荷時に係数補正助作をするのみで十分な性能を維持できる場合がある。との場合、係数補正時に使用した磁気ディスク上の係数補正用のランダムデータバターンを消去した上で出荷することが可能である。との領域をユーザーデータの記憶領域として使用できるので、装置のフォーマット効率が向10上できる。

20

【0095】更に、係数補正回路(CCMP)31の代替変形例について図12を用いて説明する。

【0096】本実施例では、補正するタップ係数を選択するためのスイッチからなる選択回路(TAPSEL)51と、図11で詳細に説明した係数補正量算出回路(DELTKCAL)45と、補正したタップ係数値を一時的に保持するレジスタからなる係数一時保持回路(COEFTEMPRSS)52とを有する。選択回路51と係数一時保持回路52とは連動し、各タップ係数値の補正量算出時には選択回路51は一定のタップ位置を選択する。タップ位置の選択順は、センタに近い方からの順とした(基本的には順番は不問)。選択回路51を制御することによって各タップ係数の係数値が係数一時保持回路52に決定した時点で全タップ係数を係数レジスタ42にセットする(信号KSによる)。

【0097】本実施例によれば、図11を参照して説明したように、本発明による係数補正回路31は、基本的に開ループとなる。従って、等化回路20に入力される信号の線形性とランダム性が保証できれば、各タップ係数を同一情報で(同時に)補正する必要はない。本手段に示すように、選択回路51と係数一時保持回路52とを用いてタップ係数を時分割で補正することが可能であり、これによって回路規模が大幅に削減される。

【0098】更に、係数補正回路(CCMP)31の他の実施例について図13を用いて説明する。

【0099】本例では、等化回路20の係数補正回路3 Iの入力信号であるADC19の出力信号と1+D出力信号とを入力し、間引いたクロックで動作させる。本実施例での間引き数は1であり、間引きクロックの周波数は、データクロック周波数の1/2である。SDET43の出力を、データクロックでラッチした後に間引きする系列と、直接間引きする系列との2系列を用いる。これによって、TREQ20の各タッブ位置に対応した入力信号を間引きクロックで得ることができる。

【0100】前述のように、本発明による係数補正回路では、タップ係数位置に対応した等化回路入力信号と等化回路の出力信号の誤差信号が得られればよい。従って、等化回路入力信号と等化回路の出力信号の誤差信号は必ずしも連続して得る必要はなく、本手段のように間引くととが可能である。

【0101】本実施例によれば、間引くことによって、係数補正回路の動作周波数を1/(間引き数+1)にすることができ、回路規模を増加することなく、係数補正動作時の大幅な低消費電力化が可能となる。

[0102] 更に図14を用いて、係数を求める手段の 代替例を説明する。

[0103] この例では、等化回路の係数補正を外部で 実施する構成であり、係数補正回路31は用いない。

【0104】本実施例では、トランスパーサル型等化回路20に入力する信号(ADC19の出力)を、データ 10 クロックの周期で等化回路20の全タップ数の2倍以上の長さのデータ区間保持するためのラッチからなるデータ保持回路53を有すると共に、データ保持回路53の保持データをデータクロックとは別のクロック(読み出しクロック)と切り変えることによって外部に出力するスイッチからなる選択回路(CLKSEL)54を用いる

【0105】等化回路20のタップ係数を求める手法としては、前述の逐次修正型の他に、等化回路の入力信号をシリアルに相当量を記憶し、これらの入力信号列に対 20 応した理想出力列を与えることによって、一般的によく知られているウィナーフィルタ(2乗誤差を最小とするタップ係数を持つフィルタ)係数を得る方法がある。

【0106】本実施例を用いて、保持したデータを外部 に取りだし、外部のパソコンや、磁気ディスク装置内の コントローラCNT6等で、マトリクス演算によって最 適解を得ることが可能である。

[0107]本実施例によれば、データ保持回路53のデータ区間長はパターン等を工夫することで、等化回路のタップ数の約2倍程度まで低減でき、係数補正回路を 30 構成する場合よりも回路規模を削減できる可能性がある。但しデータ区間長が長い方が雑音の影響を避けられるので、より良好なタップ係数を得られるのは明らかである。

【0108】次に本実施例の各バラメータの最適化のための回路である誤差検出回路(ERRC)32について図15を用いて説明する。

【0109】この回路32は、識別回路(ML)22の 入力と同じ入力信号とする例えば比較器からなる第2の 識別回路(DET2)55と、入力信号と第2の識別回 40 路55の出力信号とから第2の識別回路での誤差信号を 算出する誤差算出回路としての加算器41と、一定の関 値を設定(レジスタ57)して閾値以上の誤差信号でカ ウント信号を出力する例えば比較器からなる判別回路

(DIST) 56と、カウント信号をカウントするカウンタ (COUNTER) 49とからなる。

【0110】信号処理回路内の識別回路への入力信号と 等化回路の目標振幅との誤差信号を上記第2の識別回路 と誤差算出回路(即ち加算器41)とで求める。この誤 差信号と上記判別手段に設定された一定の関値とを比較 50

して、誤差信号が閾値以上の場合に判別出力を"1"とし、そうでない場合は"0"とする。上記カウンタは判別回路の出力が"1"の場合のみカウントアップする。なお、本実施例では、DET2をピット毎の識別器としたが、図1のML22をDET2の代りに用いても良い。

【0111】上記誤差検出回路内の誤差信号は図4に示すように"0"を中心に正負に分布し、ほぼ正規分布とみなされる。従って、誤差信号の分散値と上記判別回路の関値によって全母数に対するカウントの比が決まる。すなわち、全母数と関値とカウント数が決まれば誤差信号の分散値が求められる。一般に装置内の識別回路の性能(BER)は、識別回路に入力される信号品質(例えば分散値)で決まるので、分散値を求めることで装置のBERが推定できる。

【0112】また、各バラメータを最適化する場合、各バラメータの設定値を変えることよる分散値の違いを検出できれば十分である。装置性能を支配する個々の要因を個別に抽出して誤差(分散)が最小となるバラメータ値を求めることで、各バラメータの最適化が可能となる

[0113]本実施例によれば、母比率の精度を誤差1~2%にするために必要な母数(サンブル数)は数千であり、数百パイト(概ね1セクタ)の情報量で十分である。

【0114】従って、従来のBERの測定による最適化と比較して、10万分の1程度の時間で済む。とのため、より多くの最適化を要するパラメータの最適化が比較的容易に短時間で実施でき、装置性能の向上が期待できる。更には調整時間の短縮による装置コストの低減も期待できる。

[0115]なお、誤差検出回路は等化回路に出力モニタ等を設けることによって、磁気ディスク装置の調整用の治具として装置外部に設けることも容易に実施できる。

【0116】上記実施例では、識別回路55で比較の対象とされる識別レベルは、固定的なものとしたが、図16に示す第2の識別回路(DET2)55の識別レベルを識別レベルレジスタ58で任意に設定できるように変形してもよい。

【0117】誤差検出回路の第2の識別回路の識別レベルを任意に設定可能とすれば、関値を変えての識別が可能となり、この時以下のような利点が生じる。通常第2の識別回路は+1、0、-1の3値を識別するために、+0、5、-0、5の2値の識別レベルを持つ。ここで例えば、等化回路の出力データバターンとして、+1と-1の2値しか取りえないデータバターンを識別する場合、上記の識別レベルでは誤差や雑音の大きさによっては識別誤りが生じやすい。

【0118】本実施例によれば、関値(識別レベルレジ

(13)

スタ値)を"0"に近く設定すれば、実質的に2値の識別回路として動作させることができ、識別性能が向上する(耐雑音性が約2倍に向上)と共に、誤差信号もより正確な値が得られる。従って、より正確な装置の最適化が可能となる。

23

【0119】更に、レジスタ59を付加して、第2の識別回路(DET2)55の識別レベル数を設定するようにすることも可能である。

【0120】第2の識別回路を1つの閾値(0)を持つ 2値出力(+1,-1)の識別回路として動作させるこ 10 である。とができれば、特定のデータバターン時に識別性能を向上させる(耐雑音性が2倍に向上)ととが可能である。 2を用いてル数(0,1,2)を設定する。DET2は、識別レベル数(0,1,2)を設定する。DET2は、識別レベル数(即ちレジスタ59の値が"2"の時は、レジスタタ58で設定される値を正負の閾値(レジスタ58の値が0.5なら、閾値は-0.5と+0.5)とする3値の出力(+1,0,-1)の識別回路として動作し、識別レベル数が"1"の時は、レジスタ58に関係なく閾値は"0"で2値の出力(+1,-1)の識別回路、レ 20 の振幅がジスタ59が"0"の時は、DET2の出力は"0"と は識別信なるように動作する。 に識別信

【0121】本実施例によれば、レジスタ58のみによって識別レベルを任意に設定するととができる。更にレジスタ58と59を併用するととよって、誤差信号がさらに正確に得られる。また、識別レベル数を"0"に設定した時、MLへの入力信号をそのまま判別手段に入力できる。

【0122】本発明による実施例の誤差検出回路32を 用いた記録電流値の最適化について説明する。

【0123】本実施例を用いた記録電流値の最適化では、信号処理回路38の記録電流設定レジスタと記録電流設定回路60と記録電流出力端子を用いる。

【0124】磁気ディスク装置7の記録ヘッド9の記録 電流値と信号処理回路38に入力される再生出力振幅の 関係は、ほぼ図5に示すようになる。一般に再生ヘッド 8が検出する再生出力振幅が大きいほど再生信号の品質 は良い。この時、例えば信号処理回路38の識別手段

(ML) 22の入力信号が・・+1, +1, -1, -1, -1, -1, +1, +1, +1・・パターンに対応した信号となるよう 40 な繰り返しデータを記録すると、自動利得調整回路(AGC)によって平均的な信号振幅は、正負の等化目標値の2レベルのみとなり、"0"に対応するレベルは存在しない。再生出力振幅が小さな程、信号に対して雑音の比率が増加するので、誤差信号が増大し、誤差検出回路32の判別手段に入力される信号の分散も図5に示すように増加する。

【0125】従って、誤差検出回路32の判別手段で負用のオフセットの適当な関値で判別し、関値以上となる場合を、記録電を用い、無信号流値を変えて記録する毎に実施することによって、カウ 50 2で検出する。

ント値が最大となる(即ち信号対雑音比が最大となる)場合の記録電流値を求めることが可能である。なお、上記特定パターンとなる記録信号の再生では、信号がほぼ単一の周波数成分しか持たないことから、等化回路等の誤差や、記録補正回路の誤差、再生へッドの非線形性などが影響しにくくなり、精度の高い記録電流の最適化が可能となる。また、判別手段の閾値を変えて複数回測定した結果を用いれば、例えば直流オフセットによる精度劣化を回避できるなど、高性能化が図れることは明らかである。

【0126】次に本発明による実施例の誤差検出回路3 2を用いたセンス電流値の最適化について説明する。

【0127】本実施例を用いたセンス電流値の最適化では、信号処理回路38に再生ヘッド8のセンス電流設定レジスタとセンス電流設定回路61とセンス電流出力端子を用いる。

> 【0129】即ち、第2の識別回路の識別レベル数を" 0"とし、識別回路の入力信号がそのまま判別手段に出 力するようにすると共に、判別手段の関値を"0"に設 定して、一定期間関値"0"以上となる場合をカウント 30 する。センス電流によるバイアス礎化が最適化されてお らず振幅比が異なる場合には、誤差信号の平均値が" 0"からずれるので、全母数に対するカウント値の比率 が1/2からずれる。なお、識別回路22の入力信号が 量子化されている場合、カウント比率は最適なセンス電 流の設定において、やや大きめにシフトするため、量子 化のビット数を考慮する必要があることは明らかであ る。

【0130】本実施例によれば、誤差信号の平均値の" 0"からのずれが基準値以下であり、かつ分散が最も小 さいセンス電流値を選択することにより、センス電流の 最適化が可能となる。また、この時、等化回路の係数値 や、記録補正量は最適化されている必要はない。

【0131】次に本発明による実施例の誤差検出回路3 2を用いたADCの直流オフセット補正量の最適化について説明する

【0132】本実施例を用いたADCの直流オフセット 補正量の最適化では、ADC19に直流オフセット補正 用のオフセット設定回路62とオフセット補正レジスタ を用い、無信号状態のオフセット量を、誤差検出回路3 2で検出する。

【0133】識別回路22の入力信号がほぼランダム的 な小さな回路雑音のみとなるようにし、オフセット補正 量の設定を変える毎に誤差検出回路32で誤差検出を実 施することによって、誤差信号の平均値の"0"からの ずれが最も小さいオフセット補正量を最適オフセット補 正量とする。なお、等化回路20や識別回路(ML)2 2がアナログ回路の場合、ML22の入力部分にオフセ ット設定回路62を設けるのが適切であることは明らか である。

25

【0134】本実施例によれば、比較的容易に回路部の 10 オフセット調整が可能となる。なお、等化回路の係数値 などは基本的には任意で良い。

[0135] 更に他の代替例として、上述のものとはオ フセットの検出方法を異なるようにしてもよい。

【0136】本実施例を用いたADCの直流オフセット 補正量の最適化では、信号処理回路38に直流オフセッ ト補正用のオフセット設定回路62とオフセット補正レ ジスタを用い、単一周波数の信号を入力して誤差検出回 路32を用いるようにしている。

【0137】記録データを単一記録周波数状とし、前述 20 の実施例で示した記録電流値の最適化での説明と同様な 誤差検出を行なう。オフセットが生じると、それを識別 回路入力での等化目標値に補正するようにAGCやPL Lの制御がかかるが、AGCやPLLには基本的にオフ セットを補正する機能がないので、制御動作の結果とし てジッタ (雑音) が増加するか、等化目標値からのずれ が生じる。従って、オフセット補正量の設定を変える毎 に誤差検出を実施することによって、識別回路22の入 力の誤差の分散が最も小さくなるオフセット補正量を探 索し、との時のオフセット補正量を最適オフセット補正 30 量とする。

[0138]本実施例によれば、前述の記録電流値の最 適化と同一手段をとれる。従って、記録電流の最適化に 先立って、本実施例で示したオフセット調整が実施で き、調整時間の短縮が図れる。なお、等化回路の係数値 や記録補正量、記録電流値、センス電流値などは基本的 には任意で良い。

【0139】次に本発明による実施例の誤差検出回路3 2を用いた等化回路20のタップ係数値の最適化につい

[0140] 本実施例を用いた等化回路20のタップ係 数値の最適化では、等化回路20に特性を与える係数値 レジスタと誤差検出回路32とを用い、係数補正回路3 1を用いない。特定の記録再生領域で、係数補正回路3 1を用いた係数補正を実施した時、近接した他の領域の 係数値がおおよそ推定できる場合がある。との場合、係 数値レジスタにセットした推定した係数値で誤差検出を 実施し、誤差値によって推定した係数値を採用するかど うかを判断する。

とし、第2の識別回路の識別レベル数は"2"とする。 【0142】本実施例によれば、通常のユーザデータの 再生時においても、係数値レジスタに係数値をセットし て、誤差検出回路32で誤差量をチェックすることによ って、係数値が適当かどうかを判定できる。さらには、 とりうる係数値の組合せを数種類用意しておき、これら の中から等化誤差の分散が最も小さい係数値を選択して 採用することも可能となる。

26

【0143】次に本発明による実施例の誤差検出回路3 2を用いた記録補正量の最適化について説明する。

【0144】本実施例を用いた記録補正量の最適化で は、データ記録時の磁化反転位置をデータシーケンスに 応じて補正する記録補正回路12の補正値レジスタを用 いる。

【0145】記録密度が高くなって、ピット間隔が近接 すると、磁化の反転位置が近接するといった現象が生じ る。このために、記録補正回路12では予め磁化が移動 する量を記録データシーケンスから推定して、磁化の反 転位置を補正しながら記録する。この時、正確に補正で きたかどうかを、誤差検出回路を用いて判断する。

[0146]との時、記録データをランダム的なデータ とし、記録補正回路12の補正値レジスタを変えて記録 し、記録したデータを再生する度に誤差検出を実施す る。識別回路の入力の誤差の分散が最も小さい記録補正 値を選択することにより、記録補正量の最適化が可能で ある。

【0147】上述した誤差検出回路32の更に他の変形 例を図17を用いて説明する。

【0148】本例では、識別回路22の入力信号を入力 信号とし、閾値以上の入力信号でカウント信号を出力す る判別回路56と、判別回路56から出力されるカウン ト信号をカウントするカウンタ49と、閾値を設定する レジスタ57とを備えて構成される。

[0149]本実施例によれば、識別回路の入力信号が ほぼランダム的な回路雑音のみとなるようにし、オフセ ット補正量の設定を変える毎に誤差検出を実施すること によって、等化回路出力の誤差信号の平均値の"0"か らのずれが最も小さいオフセット補正量を選択すること により、オフセット補正量を最適化できる。同様にし

40 て、磁気抵抗効果型再生ヘッドのセンス電流の最適化が 可能である。

【0150】本発明の図17に示した誤差検出回路32 の他の変形例を図18を用いて説明する。

【0151】誤差検出回路32は、識別回路22の入力 信号を入力信号とし、関値未満の入力信号でカウント信 号を出力する第1の判別回路56と、第1の判別回路5 6から出力されるカウント信号をカウントする第1のカ ウンタ49と、閾値を超える入力信号でカウント信号を 出力する第2の判別回路561と、第2の判別回路56 [0 1 4 1] との時、記録データをランダム的なデータ 50 1から出力されるカウント信号をカウントする第2のカ (15)

ウンタ491と、第1のカウント手段49のカウント値から第2のカウンタ491のカウント値を減算する加算器41と、閾値を設定するレジスタ57とを有する。

27

【0152】本実施例によれば、等化回路の出力信号をそのまま誤差カウントすることによって、オフセット調整の最適化や磁気抵抗効果型再生ヘットのセンス電流の最適化が可能である。

【0153】本発明の図17に示した誤差検出回路32 の更に他の変形例を図19を用いて説明する。

【0154】本例では、図17もしくは図18の実施例 10 に示した誤差検出回路32を用い、更に識別回路22の 入力信号のうち、符号ビット(SB)を除いた信号を入 力信号とする。

【0155】識別回路の入力信号(等化回路の出力信号)の符号ビットを除くと、この時の信号は、もとの信号が負の場合正の信号に変換され、正の信号の場合変化しない(もとの信号が2の補数表現の場合)、等化回路の出力信号が+1,+1,-1,-1,+1,+1,-1,-1,…というようにほぼ単一の周波数成分である場合、この時の符号ビットを除いた信号は図7に示すよ 20 うに変換される。

【0156】本実施例によれば、判別手段の関値を等化 回路の等化目標値付近に設定すれば、目標値からの誤差 の分散を検出できる。

【0157】本発明の図17に示した誤差検出回路32の更に他の変形例を図20を用いて説明する。

【0158】との例では、上記の誤差検出回路と異なるもう一つの誤差検出回路を用いる。

【0159】図18もしくは図19と図20の実施例に示した誤差検出回路32を用いる。識別回路22の入力 30 信号のうち、符号ビット (SB) を除いた信号を入力信号とする第1のモードと符号ビット (SB) も入力信号とする第2のモードとを有し、モードの切り替えをレジスタ84で設定する。

【0160】本実施例によれば、上記第2の識別回路を用いるよりも、より簡単な回路となり、ほとんど同一の手法でオフセット調整、記録電流の最適化、センス電流の最適化が可能である。

【0161】次に本発明のPRECODER13のリセット手段について説明する。

【0162】本実施例では、各種パラメータの最適化に必要な特定の記録データパターンの記録や再生の信頼性を向上させるために、データの記録時に、プリコーダ13をデータ開始を示すバイトである"シンクバイト"の直前でリセットする回路を用いる。

(0163) 本実施例によれば、シンクバイト以降のデータバターンの磁化状態が規定でき、上記各バラメータの最適化に必要な特定のバターンの記録が可能となる。また、磁気ディスク装置7の出荷時のチェック時に記録する特定のバターンも、磁化状態を規定しながら記録する特定のバターンも、磁化状態を規定しながら記録す

ることができ、装置の信頼性向上が期待できる。 【0164】本発明のシンクバイト符号列について図2 1と図22を用いて説明する。

【0165】本実施例では、各種バラメータの最適化に 必要な特定の記録データバターンの記録や再生の信頼性 を向上させるために、シンクバイト検出回路25に本発 明によるシンクバイトに対応する符号列を適用する。シ ンクバイトに対応する符号列はレジスタ68にセットさ れ、これとML出力の符号列とを論理素子EOR回路 (EOR) 66で比較し、その全出力ビットを論理素子 NOR回路(NOR) 67で処理することによって、シ ンクバイトの検出信号を構成し、検出結果をSPIF3 3を介してHDC4へ出力する。ととで、図22に示す ように、データ"1"で磁化反転を生じ、データ"0" で記録電流方向を維持する記録方式を用い、シリアルデ ータの先頭が"O"で始まると共に、シリアルなデータ 系列中にデータ"1"が連続して存在しないシンクバイ トの符号列とする。さらには、上記実施例に加えて、シ ンクバイトに対応するML出力での符号列の"0"と" - 1 " の系列が、シンクバイト以前に連続的に記録される 先行バイトに対応するML出力での符号列の"O"と" 1"の系列に対して、データ系列の1/2以上異なって いるシンクバイトの符号列とする。とこでは、符号列 (NRZI)では、"001000100"とし、ML 出力に対応したレジスタ68には"00110011 0"をセットしている。

【0166】本実施例によれば、先行して記録される自動利得調整回路と自動位相同期回路のための先行バイトのデータバターンと干渉せず、かつ記録時の非線形歪も生じにくいシンクバイトとすることが可能となる。従って、記録電流やセンス電流、等化回路の係数が最適化されていなくとも比較的容易にシンクバイトを検出できる。

【0167】本発明の他の実施例として、図1に示すように自動利得調整回路(AGC)の目標振幅値を、レジスタ設定によって可変とする目標振幅値設定手段をGCC29に用いる。

【0168】本実施例によれば、入力信号の分解能が低い場合、AGCの目標振幅値を小さくすることによって、信号処理回路の各部で信号が飽和するのを防止することができ、例えばインバルス状の雑音にも耐えうる。また、入力信号の分解能が高い場合は、逆にAGCの目標振幅値を大きくすることによって、ADC19の量子化雑音、VGA17やLPF18等が発生する回路雑音等が信号維音に対する比率を小さくでき、装置性能(例えばBER)を向上させることができる。

【0169】本発明の他の実施例を図23を用いて説明 する。

また、磁気ディスク装置了の出荷時のチェック時に記録 【0170】この例は、本発明を2チップ信号処理LSする特定のパターンも、磁化状態を規定しながら記録す 50 【として磁気ディスク装置に適用したものである。

【0171】全ての信号処理の構成要素を含む1チップ のLSIとして実現できるのが好ましいが、消費電力が 大きい場合には2チップ以上に分割するのが好ましい。 [0172] このような問題を解決するために、本実施 例では、大別してアナログチップ38-Aとデジタルチ ップ38-Dの2チップ構成のLSIとし、デジタルチ ップ38-Dの自動利得調整回路(AGC)及び自動位 相同期回路(PLL)の各制御回路の出力を電流出力型 のADAC30及びPDAC27を介してピン出力し、 アナログチップ38-Aの可変利得増幅回路(VGA) 17と電圧制御発振回路(RVCO)28に入力してい る。他にもアナログチップ38-Aには、VGA17, LPF18, ADC19, RVCO28, WVCO1 6, P/H69. サーボ信号のグレイコードのコンパレ ータ(CMP)70等を含む。

29

【0173】本実施例によれば、デジタルチップからD ACの電流で出力するととにより、自身のチップから混 入しうる雑音の影響を小さくできると共に、数ピットの デジタル信号として出力する場合に比べてピン数も大幅 に削減できる。また、アナログ的設計法、レイアウト法 20 を必要とするADC、RVCO、WVCOはアナログチ ップに配置する方が、性能上あるいは回路規模や消費電 力の観点から望ましい。もちろんこれらをデジタルチッ プに配置することも可能であり、その場合には、アナロ グ、デジタルチップ間の信号ピン数を更に削減できる。 【0174】本実施例において、信号処理LSIと磁気 ディスク装置の他の回路部分との信号インターフェイス に以下のような特徴がある。

【0175】第1に、アナログ信号であるR/WICか らの再生信号や、記録電流、センス電流の設定信号、及 30 びP/Hの出力信号はアナログLSIに入出力となる。 第2に、デジタル信号であるHDC、CNTとの間の信 号はデジタル入出力となる。

【0176】第3に、アナログLSIとデジタルLSI の間の信号は、ADC後のデジタル信号、RVCO、V GAの制御信号であるDAC電流信号である。

【0177】2チップ構成とすることにより、それぞれ のチップで、プロセス設計法、製作法等を別々に選定す ることが可能になり、個々の性能アップ及び開発効率の 向上が期待できる。例えば、アナログチップはアナログ 40 特性として良好でかつ実績のあるパイポーラやBiCM OSプロセスで製作し、デジタルチップは低消費電力化 が容易なCMOSプロセスで作成することが可能であ る。もちろん同一のプロセス、例えばBiCMOS、あ るいはCMOSプロセスで作成することも可能である。 また、設計、製作法の一つとして、レイアウトに関し て、アナログ部はマニュアルで、デジタル部は自動レイ アウトでというようにそれぞれに最適な手法で実施する ことが可能である。また、消費電力が分散することによ る低価格バッケージの使用、個々のチップサイズが小さ 50 【図16】 本発明の実施例の誤差検出回路の変形例を

くなることによる歩留まり向上、などによってLSIチ ップとしての低コスト化が期待できる。さらには、それ を用いた磁気ディスク装置の低コスト化が期待できる。 なお、上記実施例では2チップの例を示したが、本発明 はこれに限らず3チップ以上の構成としてもよい。

30

【0178】尚、本発明は最尤復号やPR4に限定され るものではなく、他の公知の振幅弁別方式を用いるもの でもよい。EPR、EEPRといったパーシャルレスポ ンスの波形処理と最尤復号との組合せ、さらにトレリス 10 符号化変調方式との組合せにも適用できる。

#### [0179]

【発明の効果】高速転送対応の信号処理回路または磁気 記録再生装置に、本発明による等化回路の係数補正回路 や誤差検出回路等を適用することにより、回路や装置の 各種パラメータの最適化が比較的容易に、しかも短時間 に行える。このため、信号処理回路や磁気記録再生装置 の高性能化はもちろん、調整時間の短縮の効果もあり、 回路および装置コストの大幅な低減が期待できる。

【図面の簡単な説明】

【図1】 本発明を磁気ディスク装置に適用した実施例 を示す図である。

【図2】 磁気ディスク装置の位相マージン測定結果を 示す図である。

【図3】 磁気ディスク装置の位相マージン測定結果か ら最適記録電流を決定する方法を示す図である。

【図4】 本発明による識別回路入力信号のヒストグラ ムと誤差信号のヒストグラムである。

【図5】 記録電流による再生出力振幅と、振幅の差に よる誤差分布の違いを示す図である。

【図6】 孤立波形の極性の違いで振幅が異なる場合の 信号処理回路への入力波形である。

[図7] 符号ビットの除去による信号変換を示す図で ある。

【図8】 本発明の実施例の等化回路と係数補正回路を 示す図である。

[図9] 本発明の実施例の等化回路の代替例を示す図 である。

【図10】 本発明の実施例の等化回路の他の例を示す 図である。

【図11】 本発明の実施例の係数補正回路の詳細を示 す図である。

【図12】 本発明の実施例の係数補正回路の代替変形 例を示す図である。

【図13】 本発明の実施例の係数補正回路の他の例を 示す図である。

【図 14】 本発明の実施例の係数補正回路の代替例を 示す図である。

【図15】 本発明の実施例の誤差検出回路を示す図で ある。

示す図である。

【図17】 本発明の実施例の誤差検出回路の変形例を 示す図である。

31

【図18】 本発明の実施例の誤差検出回路の変形例を 示す図である。

【図19】 本発明の実施例の誤差検出回路の変形例を 示す図である。

【図20】 本発明の実施例の誤差検出回路の変形例を 示す図である。

示す図である。


【図22】 本発明の実施例のシンクバイト検出回路を 説明する図である。

【図2】


\*【図23】 本発明の他の実施例を示す図である。 【符号の説明】

1…HDA, 2…記錄信号処理回路(₩SPC), 3… 再生信号処理回路(RSPC), 4…HDC, 5…サー ボ信号処理回路(SRVC), 6…装置コントローラ (CNT), 7…磁気ディスク装置(HDD), 8…M R~vF. 9...IND~vF. 11...R/W1C. 17 …VGA、18…プログラマブルフィルタ(LPF)、 19…A/D変換器 (ADC), 20…トランスパーサ 【図21】 本発明の実施例のシンクバイト検出回路を 10 ル型フィルタ (TREQ), 22…ビタビ復号器 (M L),25…シンクバイト検出回路(SYNCDE T). 31…係数補正回路(CCMP), 32…誤差検 出回路(ERRC)。


【図17】




従来構成でのマージン評価の一例




[図3]




[図1]




[図4]




[図6]




[図5]




[図7]







[図9]




【図10】




【図15】




[図11]




[図12]




【図14】




【図19】







【図16】




【図18】




【図20】




【図21】



[図22]



【図23】



フロントページの続き

## (72)発明者 宮沢 章一

神奈川県川崎市麻生口王禅寺1099番地 株 式会社日立製作所システム開発研究所内

## (72)発明者 髙師 輝実

神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内 (72)発明者 堀 洋介

神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内

(72)発明者 渡部 善寿

神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内

(72)発明者 平野 章彦

神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内

(72)発明者 美濃島 智

神奈川県小田原市国府津2880番地 株式会社日立製作所ストレージシステム事業部内

(72)発明者 宮坂 秀樹

神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内 (72)発明者 新田 敏裕

神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内

(72)発明者 平井 智明

神奈川県小田原市国府津2880番地 株式会社日立製作所ストレージシステム事業部内

(72) 発明者 下川 龍志

神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内

(72)発明者 志田 光司

神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内

(72)発明者 大内 康英

神奈川県小田原市国府津2880番地 株式会社日立製作所ストレージシステム事業部内